Στόχος του μαθήματος είναι να εισάγει τους φοιτητές στη σύγχρονη προσέγγιση σχεδίασης ψηφιακών κυκλωμάτων. Οι σπουδαστές θα διδαχθούν γλώσσες περιγραφής υλικού (Hardware Description Languages HDLs) και θα μπορούν να εξηγήσουν την υλοποίησή τους σε τεχνολογία Field Programmable Gate Arrays (FPGAs). Με την επιτυχή ολοκλήρωση του μαθήματος, οι φοιτητές θα είναι σε θέση:

• να σχεδιάζουν και να υλοποιούν ψηφιακά κυκλώματα με τη χρήση γλώσσας περιγραφής υλικού VHDL,
• να αναλύουν τις διαδικασίες της σύνθεσης, της επαλήθευσης της ορθής σχεδίασης και της υλοποίησης σε τεχνολογίες FPGAs,
• να σχεδιάζουν και να υλοποιούν ψηφιακά συστήματα σε τεχνολογία FPGAs με τη χρήση εργαλείων λογισμικού CAD.

• Αναζήτηση, ανάλυση και σύνθεση δεδομένων και πληροφοριών, με τη χρήση και των απαραίτητων τεχνολογιών
• Αυτόνομη εργασία
• Προαγωγή της ελεύθερης, δημιουργικής και επαγωγικής σκέψης

Σύντομη περιγραφή

• Τεχνολογία, μεθοδολογία και ροή σχεδίασης με FPGAs
• Μοντελοποίηση συστημάτων και λειτουργικής επαλήθευσης με γλώσσες περιγραφής υλικού (Hardware Description Languages, HDLs)
• ∆ιασύνδεση εισόδου-εξόδου. Βασικά πρωτόκολλα
• Σχεδίαση επιταχυντών υλικού σε τεχνολογίες FPGA
• Σχεδίαση με FPGAs για διαστημικές εφαρμογές
• Σχεδίαση με FPGAs για εφαρμογές στην κρυπτογραφία

Θεματικές ενότητες ανά εβδομάδα

1. Εισαγωγή στη σχεδίαση ψηφιακών συστημάτων με FPGAs
2. Μεθοδολογία και ροή σχεδίασης με FPGAs
3. Βασικές έννοιες μοντελοποίησης και λειτουργικής επαλήθευσης με γλώσσες περιγραφής υλικού (Hardware Description Languages, HDLs)
4. Συνδυαστικά κυκλώματα και αριθμητικές πράξεις
5. Ακολουθιακά κυκλώματα, μετρητές, μνήμες
6. Μνήμες
7. Μηχανές Πεπερασμένων Καταστάσεων (FSMs)
8. Περιορισμοί χρονισμού (timing constraints) και σχεδίαση για βέλτιστο χρονισμό (timing closure)
9. Σχεδίαση με χρήση έτοιμων πυρήνων IP (IP Cores)
10. ∆ίαυλοι. Βασικά πρωτόκολλα
11. Σειριακή μετάδοση. Βασικά πρωτόκολλα
12. Σχεδίαση επιταχυντών υλικού σε τεχνολογίες FPGA
13. Σχεδίαση με FPGAs για εφαρμογές στη διαστημική και στη κρυπτογραφία

Το μάθημα αξιολογείται με γραπτή τελική εξέταση τρίωρης διάρκειας και πιθανή διαδικασία διαρκούς αξιολόγησης κατά την κρίση του διδάσκοντα. Η ακριβής διαδικασία αξιολόγησης ανακοινώνεται στους φοιτητές και αναρτάται στο eclass στην αρχή του εξαμήνου.

1.    Peter J Ashenden, Ψηφιακή Σχεδίαση. Ενσωματωμένα Συστήματα με VHDL, 1η Έκδοση Αμερικανική, εκδόσεις ΝΕΩΝ ΤΕΧΝΟΛΟΓΙΩΝ, 2010 (κωδικός στον Εύδοξο: 64314)
2.    Volnei A. Pedroni, Σχεδιασμός κυκλωμάτων με τη VHDL, 1η Έκδοση, εκδόσεις Κλειδάριθμος, 2008 (κωδικός στον Εύδοξο: 13901)

https://eclass.uop.gr/modules/auth/opencourses.php?fc=294